簡(jiǎn)單認(rèn)識(shí)芯片里的電阻電容
我們熟悉的電阻、電容,在集成電路里是什么樣的?一起來(lái)初步學(xué)習(xí)集成電路版圖設(shè)計(jì)中的電阻和電容知識(shí),做一次芯片級(jí)的秘境探幽。
1. 電阻
1.1 薄膜電阻與方塊電阻
集成電路的電阻一般由擴(kuò)散或者淀積層形成,通常可以用厚度一定的薄膜作為模型。選個(gè)矩形的薄膜,我們就有了這樣的一個(gè)方塊電阻。
材料決定了這個(gè)電阻的電阻率為ρ,矩形薄膜的長(zhǎng)度為L(zhǎng),寬度W,厚度d,
其電阻值應(yīng)為 R=ρL/Wd.
做版圖設(shè)計(jì)時(shí)ρ和d是定量,我們?nèi)¢L(zhǎng)寬各為1,就有了一個(gè)方塊電阻Rs,于是設(shè)計(jì)中只要自己控制長(zhǎng)度與寬度,就有了不同阻值的電阻R,計(jì)算公式為:
R=Rs*L/W(Rs單位為歐姆/sq)
那么版圖中只要給出長(zhǎng)和寬,就得到需要的電阻?且慢,電阻的阻值不能由這個(gè)公式簡(jiǎn)單計(jì)算,必須考慮工藝因素和電流特點(diǎn)這些附加因素。
1.2 附加因素的電阻版圖
光刻的過(guò)程會(huì)引起氧化層窗口輕微的擴(kuò)張或收縮,橫向的擴(kuò)散會(huì)導(dǎo)致電阻變寬,接觸孔附近電流的不均勻也會(huì)影響阻值,這些需要在版圖設(shè)計(jì)中做調(diào)整,才能得到需要的阻值。
版面上布圖,圖形有拐角是正常的,但電流并不均勻地流過(guò)電阻的拐角處,拐角處的方塊電阻約為0.56sq;版圖的拐角要用調(diào)整的公式計(jì)算。
電阻版圖示例
這里應(yīng)用了拐角式電阻而非普通電阻的原因:
1)普通電阻L/W不能小于2/1;
2)普通電阻存在連接點(diǎn),所以電阻值并非平均分布。
1.3 電阻溫度系數(shù)
溫度的影響在集成電路版圖設(shè)計(jì)中必須考慮,電阻的阻值受溫度的影響,電阻溫度系數(shù)公式為:
R(T)為溫度T下的電阻,R(T0)為溫度T0下的阻值,TC是以百萬(wàn)分之一每攝氏度為單位的電阻溫度系數(shù)(TRC)。
2. 電容
用到電容的時(shí)候,電容C的邏輯定義是這樣的:
Q=CV
其中Q代表施加在導(dǎo)體上的電荷,V代表電荷引起的電勢(shì)差,C就是通常所稱的電容。C其實(shí)是電容的比例常數(shù),其數(shù)值是由電容的幾何和物理參數(shù)(極板面積,板間距,極板間電解質(zhì)參數(shù)等等)決定。
集成電路中所有的電容都是平行板電容器(parallel-plate capacitor),它由被稱為電極的兩塊導(dǎo)電平板和一層被稱為電介質(zhì)的絕緣材料構(gòu)成。
2.1 常見(jiàn)電容的原理及版圖
2.1.1. MIM電容
集成電路中最常見(jiàn)的電容,通常由頂層金屬M(fèi)n以及下一層金屬M(fèi)n-1構(gòu)成,因金屬層間存在氧化層距離較遠(yuǎn),所以電容值不大。為解決此問(wèn)題一般會(huì)在兩層金屬間引入一層光罩,再用孔(VIA)將上極板與之相連,所以MIM電容實(shí)際上是光罩與下極板之間的電容,此時(shí)極板間距離縮短,電容值變大。
2.1.2. MOS電容
如圖所示,我們將MOS管的源,漏,襯底和地相連,此時(shí)當(dāng)柵極電壓大于閾值電壓時(shí),在源漏間便形成溝道,此時(shí)柵極----柵氧化層----溝道這樣一個(gè)電容便形成了。
優(yōu)點(diǎn):節(jié)省面積,MOS電容可以和MIM電容、MOM電容同時(shí)存在,將面積的利用率提高。
缺點(diǎn):當(dāng)柵極電壓變化時(shí),MOS電容的大小也會(huì)同時(shí)改變,所以MOS無(wú)法使用在高精度電路中,模擬電路的前端采樣更是不可能露面。
2.1.3. MOM電容
利用底層金屬M(fèi)1,M2制作的插指電容,即同層metal邊沿之間的寄生電容。
優(yōu)點(diǎn):節(jié)省面積
缺點(diǎn):電容值確定性和穩(wěn)定性不好
三種電容同時(shí)存在的版圖
3. 電阻與電容的失配問(wèn)題
3.1 失配的原因----隨機(jī)變化
所有器件在尺寸和構(gòu)成上都存在微觀的不規(guī)則性,于是設(shè)計(jì)與實(shí)際的結(jié)果會(huì)有偏差。對(duì)于一對(duì)器件,我們會(huì)設(shè)計(jì)需要的匹配程度。
比如一對(duì)10kΩ的電阻,制作后測(cè)得電阻為12.47kΩ和12.34kΩ。兩實(shí)際電阻的比例為1.0105,與預(yù)期相差1%,即這對(duì)電阻表現(xiàn)出1%的失配。
常用的失配參數(shù):
S表示面積為A器件的標(biāo)準(zhǔn)差,m表示面積為A器件的平均值,k叫做匹配系數(shù),這個(gè)系數(shù)取決于失配源。
公式中的m1和m2是每個(gè)器件研究參數(shù)的平均值,S1和S2是該參數(shù)標(biāo)準(zhǔn)差。
3.2 電容
任意兩個(gè)電容C1,C2間的失配為
由此式可以看出當(dāng)C1=C2時(shí),可以使該式值最小,所以為了減小失配,應(yīng)該避免使用大比例的匹配電容。
課后習(xí)題
如何繪制一組阻值為1:100的匹配電阻,可以使得失配盡量???
答案:
北京久好電子科技有限公司
致力于數(shù)模混合集成電路的設(shè)計(jì),旗下各種壓力、溫濕度傳感器信號(hào)調(diào)理芯片獲得市場(chǎng)的廣泛認(rèn)可。產(chǎn)品具備高穩(wěn)定性、高可靠性、高性價(jià)比,助力客戶實(shí)現(xiàn)成功。